DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

04909609 **Image available**

THIN FILM TRANSISTOR AND MANUFACTURE THEREOF

PUB. NO.: **07-202209** [JP 7202209 A]

PUBLISHED: August 04, 1995 (19950804)

INVENTOR(s): YUDA KATSUHISA

NAKAMURA KENICHI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 05-334130 [JP 93334130]

FILED: December 28, 1993 (19931228)

INTL CLASS: [6] H01L-029/786; H01L-021/268; H01L-021/322; H01L-021/336

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

ABSTRACT

PURPOSE: To suppress stability decrease of driving a device caused by mingling of alkaline metal and heavy metal with a polycrystalline silicon thin-film transistor.

CONSTITUTION: B ion 6 and then P ion 5 are implanted to a drain electrode polycrystalline silicon film 3, of which p channel part comprises a source electrode. Then an amorphous silicon film 8 is formed and on which a polycrystalline silicon film 10 is formed, radiating a XeCl excimer laser. In a excimer laser annealing process, a silicone is heated to high temperature and impurities around the channel layer are moved to source and drain regions and gettered to P and B of the source and the drain. As the P that has higher gettering capability is implanted adding to the B, a p-channel transistor can have similar gettering capability with an n channel transistor.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-202209

(43)公開日 平成7年(1995)8月4日


(51) Int. Cl. 6 HO1L 29/786	識別記号	FI
21/268	В	
21/322	R	
	9056-4N	M H01L 29/78 311 C
	9056-41	311 P
		審査請求 有 請求項の数2 〇L (全5頁) 最終頁に続く
(21)出願番号	特願平5-334130	(71)出願人 000004237
		日本電気株式会社
(22) 出願日	平成5年(1993)12月28日	東京都港区芝五丁目7番1号
		(72)発明者 湯田 克久
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 中村 健一
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】薄膜トランジスタおよびその製造方法

(57)【要約】

【目的】 多結晶シリコン薄膜トランジスタにおいて、アルカリ金属、重金属などの混入によるデバイス駆動安定性の低下を抑制することを目的とする。

【構成】 pチャネル部分ソース、ドレイン電極多結晶シリコン膜3にBイオン6を注入し、引き続いてPイオン5を注入する。続いて非晶質シリコン膜8を形成し、この非晶質シリコン膜にXeClエキシマレーザ光9を照射して多結晶シリコン膜10を形成する。このエキシマレーザアニールの工程において、シリコンの温度が高温に達するためチャネル層付近に存在する不純物はソース、ドレイン領域まで移動し、ソース、ドレインのPおよびBにゲッタされる。本発明ではBに加えてさらにゲッタリング能力の高いPを注入しているため、pチャネルトランジスタにおいてもnチャネルトランジスタと同程度のゲッタリング能力を持たせることができる。



1

【特許請求の範囲】

【請求項1】 不純物を含む多結晶シリコン薄膜からなるソース、ドレインと、エキシマレーザアニールによる活性層多結晶シリコン薄膜と、ゲート 電極からなる多結晶シリコン薄膜トランジスタにおいて、pチャネルトランジスタのソース、ドレイン用多結晶シリコン膜にボロンとリンが含まれていることを特徴とする薄膜トランジスタ。

【請求項2】 ソース、ドレイン用多結晶シリコン膜をあらかじめリンを含むように作製する工程と、前記ソー 10 ス、ドレイン用多結晶シリコン膜のnチャネルトランジスタ部分にはリンを、前記ソース、ドレイン用多結晶シリコン膜のpチャネルトランジスタ部分にはボロンを導入する工程と、リンおよびボロンの導入された前記ソース、ドレイン用多結晶シリコン薄膜を堆積する工程と、前記非晶質シリコン薄膜にレーザ光を照射して活性層多結晶シリコン薄膜を形成する工程と、ゲート絶縁膜を形成する工程と、ゾース、ドレイン用多結晶シリコンを開き形成する工程と、ゲート電極およびソース、ドレイン配線電極を形成する工程とを含むことを特徴とする多結晶シリコン薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、駆動回路一体型の液晶ディスプレイ、イメージセンサ等への応用を目的とした、絶縁基板上への薄膜トランジスタの製造方法に関するものであり、特にレーザ照射により溶融再結晶化した多結晶シリコン膜を用いる薄膜トランジスタの高性能化、高信頼性化を図るようにしたものである。

[0002]

【従来の技術】エキシマレーザアニールにより形成した多結晶シリコンを活性層に用いた薄膜トランジスタをガラス基板上に形成して、駆動回路一体型液晶ディスプレイ、イメージセンサ等を製造する技術の開発が行われている。この開発の動向の一つは大面積化にあり、これに伴う成膜装置の大型化、試料取り扱いの複雑化などによりアルカリ金属、重金属などがデバイス内部に混入する確率が高くなってくる。これら不純物は、トランジスタ 40のスレッショルド電圧変動、リーク電流増大、絶縁耐圧低下などデバイス初期特性の劣化を引き起こすほか、デバイス動作中にドリフトで移動するため信頼性を低下させ、デバイス駆動安定性の障害となる。

【0003】この対策として、シリコンウエハにおいては、ウエハ内部に酸素析出物や転位などの微小欠陥を発生させこれをゲッタリング中心とさせるイントリンシックゲッタリング技術や、Pの高濃度拡散、イオン注入による欠陥導入などによりウエハ裏面にゲッタリング中心をつくるエクストリンシックゲッタリング技術がある。

【0004】薄膜トランジスタについては、特開平3-254158号公報の中で、図3のようにチャネルが形成されるのと反対側の非活性面に薄い酸化膜54を介してPが高濃度にドープされた多結晶シリコン膜53を形成すると、Feは酸化膜54中に、Cuは薄酸化膜54を通り抜けてPドープ多結晶シリコン膜53中にゲッタ

されることが開示されている。

【0005】また、図4のようにnチャネルトランジスタ61のソース、ドレイン多結晶シリコン膜63にPが、pチャネルトランジスタ62のソース、ドレイン多結晶シリコン膜64にBが含まれるように形成された薄膜トランジスタの活性層多結晶シリコン膜65の形成をレーザアニールにより行う場合には、溶融シリコン内および高温での固相シリコン内で混入不純物の拡散係数が非常に高くなるため、ソース、ドレイン多結晶シリコン内のPまたはBに不純物がゲッタされる。このゲッタリング効果は、前記高濃度Pドープ多結晶シリコン膜(図3の53)のようにゲッタリング効果を意図して形成したものの効果に比べれば小さいが、ゲッタリングのみのための工程を経ずにゲッタリング効果が得られるという利点を有している。

[0006]

30

【発明が解決しようとする課題】上記従来の技術における図3のような構成では、ゲッタリングのために2層分の工程が増えてしまうため、コスト高になるという問題点を有する。またゲッタリング層のパターン加工のためにフォトリソグラフィ工程を通る場合、フォトレジスト、現像液、レジスト剥離液などが汚染源となる可能性は極めて高く、さらに成膜工程における不純物汚染の可能性も十分考えられることから、不純物汚染対策であるゲッタリングのために工程を増やすことは、その目的と相反する面を持っているといえる。したがって、成膜工程、フォトリソグラフィ工程を増やさずにゲッタリング行う技術を確立することが非常に重要となる。

【0007】また、上記従来の技術におけるレーザアニール時ゲッタリング効果においては、Bのゲッタリング 能力がPのそれよりも低いために、nチャネルトランジスタに比べてpチャネルトランジスタのデバイス性能および信頼性が低くなるという問題点を有する。

【0008】本発明は、上記問題点を鑑みて発明されたものであり、多結晶シリコン薄膜トランジスタにおいて、nチャネルトランジスタのソース、ドレイン多結晶シリコン膜にPが、pチャネルトランジスタのソース、ドレイン多結晶シリコン膜にBとPが含まれるように形成し、前記ソース、ドレイン部上にレーザアニールを用いて活性層多結晶シリコン膜を形成することにより、nチャネルトランジスタのみならず、pチャネルトランジスタにおいてもPによるゲッタリング作用をもたせることを目的とする。

[0009]

20

【課題を解決するための手段】上記の目的を達成するため、本発明は、不純物を含む多結晶シリコン薄膜からなるソース、ドレインと、エキシマレーザアニールによる活性層多結晶シリコン薄膜と、ゲート電極からなる多結晶シリコン薄膜トランジスタにおいて、pチャネルトランジスタのソース、ドレイン用多結晶シリコン膜にBとPが含まれるように構成されている。

【0010】ソース、ドレイン用多結晶シリコン膜をあらかじめPを含むように作製する工程と、前記ソース、ドレイン用多結晶シリコン膜のnチャネルトランジスタ部分にはPを、前記ソース、ドレイン用多結晶シリコン膜のpチャネルトランジスタ部分にはBを導入する工程と、PおよびBの導入された前記ソース、ドレイン用多結晶シリコン薄膜を増する工程と、前記非晶質シリコン薄膜を堆積する工程と、前記非晶質シリコン薄膜にレーザ光を照射して活性層多結晶シリコン薄膜を形成する工程と、ゲート絶縁膜を形成する工程と、ゲート電極を形成する工程とを含むように構成されている。【0011】

【実施例】発明の実施例を多結晶シリコン薄膜トランジスタの作製プロセスにおける素子断面図にもとづいて説明する。

【0012】 (実施例1) 図1は本発明の具体的な第一 実施例を示す素子断面図で、順スタガ型多結晶シリコン 薄膜トランジスタの作製プロセスを示す。図1(a)に 示すように、ガラス基板など少なくとも表面が絶縁物質 である基板1上にスパッタ法により金属シリサイド膜2 を堆積して、フォトリソグラフィーによりソース、ドレ イン電極の下部を形成した後、低圧CVD法によりソー 30 ス、ドレイン用多結晶シリコン膜3を堆積し、フォトリ ソグラフィーによりソース、ドレイン電極を形成する。 次に図1(b)に示すように、レジストマスク7を用 い、イオン注入カバー用酸化シリコン膜4を通して、n チャネル部分ソース、ドレイン電極多結晶シリコン膜に Pイオン5を注入する。続いて図1 (c) に示すよう に、pチャネル部分ソース、ドレイン電極多結晶シリコ ン膜3にBイオン6を注入し、引き続いて図1 (d) に 示すように、図1 (c) と同一のレジストマスクを用い てPイオン5を注入する。ここで図1(c)の工程と図 40 1 (d) の工程、即ちpチャネル部分ソース、ドレイン 電極多結晶シリコン膜へのBイオン注入およびPイオン 注入の工程は順序が逆になってもよい。図1 (d) の前 記イオン注入用酸化シリコン膜4を除去した後、図1

(e) に示すように低圧CVD法により非晶質シリコン 膜8を形成する。ここで前記非晶質シリコン膜8のかわ りに多結晶シリコン膜を用いてもよい。前記非晶質シリ コン膜8にXeClエキシマレーザ光9を照射し、溶融 再結晶化により活性層となる多結晶シリコン膜10を形 成する。

【0013】図1(e)のエキシマレーザアニールのエ 程において、シリコンの温度は短時間に融点の1420 K以上の温度となる。この温度上昇と冷却は非常に短時 間の現象であるが溶融状態および高温の固相状態のシリ コン中での不純物の拡散係数は非常に大きく、チャネル 層付近に存在する不純物はソース、ドレイン領域まで移 動することができる。活性層多結晶シリコンをレーザア ニールで形成する場合、高品質な膜を得るために10H 2程度でパルスを10回程度繰り返すが、例えばこの 0. 1秒の間シリコンの温度が500K程度以上であれ ば、Fe、Cuなどは2~3μm程度移動することがで きる。こうしてソース、ドレイン領域に移動した不純物 はPおよびBにゲッタされる。ここで、発明が解決しよ うとする課題で述べたようにBおゲッタリング能力はP のそれに比べて低いが、図1(d)の工程においてpチ ャネル部分ソース、ドレイン用多結晶シリコン膜にはB およびPが導入されているため、pチャネルトランジス 夕においてもnチャネルトランジスタと同程度のゲッタ リング能力を持たせることができる。

【0014】次工程として、図1(f)に示すように前記多結晶シリコン膜10をフォトリソグラフィーにより島状にパターン加工し、続いて低圧CVD法によりゲート絶縁膜用酸化シリコン膜11を形成する。最後に図1(g)に示すようにPドープ多結晶シリコン膜12およびアルミニウム膜13を用いてゲート電極14、ソース電極15、ドレイン電極16を作製し、順スタガ型多結晶シリコン薄膜トランジスタが完成する。

【0015】(実施例2)図2は請求項2の具体的な実 施例を示す素子断面図で、順スタガ型多結晶シリコン薄 膜トランジスタの作製プロセスを示す。図2(a)に示 すように、ガラス基板など少なくとも表面が絶縁物質で ある基板21上に、シリコン含有ガスとホスフィンガス を用いた低圧CVD法によりn-となるPドープ多結晶 シリコン膜22を形成する。次に図2(b)に示すよう に、レジストマスク25を用い、nチャネル部分n-多 結晶シリコン膜にPイオン23を注入し、n+領域24 を形成する。続いて図2 (c) に示すように、pチャネ ル部分n-多結晶シリコン膜にBイオン26を注入し、 p+領域27を形成する。次に、図2(d)に示すよう にフォトリソグラフィによりソース、ドレイン電極を形 成する。この際、図2(d)に示すようにnチャネルト ランジスタ部分のソース、ドレインのチャネル側にn-領域 28 が 0.5μ m程度残るようにパターニングすれ ば、LDD構造のトランジスタを形成することができ る。続いて図2(e)に示すように低圧CVD法により 非晶質シリコン膜29を形成する。ここで前記非晶質シ リコン膜29のかわりに多結晶シリコン膜を用いてもよ い。前記非晶質シリコン膜29にXeClエキシマレー ザ30を照射し、溶融再結晶化により活性層となる多結 晶シリコン膜31を形成する。 図2(e)の工程にお

いて、図1(e)の工程と同様にpチャネルトランジス 夕においてもnチャネルと同様のゲッタリング効果を持 たせることができる。

【0016】次工程として、図2(f)に示すように前 記多結晶シリコン膜31をフォトリソグラフィーにより 島状にパターン加工し、続いて低圧CVD法によりゲー ト絶縁膜用酸化シリコン膜32を形成する。最後に図2 (g) に示すようにPドープ多結晶シリコン膜33およ びアルミニウム膜34を用いてゲート電極35、ソース 電極36、ドレイン電極37を作製し、順スタガ型多結 10 11,32,66 晶シリコン薄膜トランジスタが完成する。

【0017】なお、ソース、ドレイン用多結晶シリコン 薄膜によるゲッタリング効果は、プレーナ構造の多結晶 シリコン薄膜トランジスタにおいても同様にみられた。 [0018]

【発明の効果】以上説明したように、本発明によれば、 多結晶シリコン薄膜トランジスタにおいて、pチャネル トランジスタにおいてもnチャネルトランジスタと同程 度のエキシマレーザアニール時のゲッタリング能力を持 たせることができるため、n、p両チャネルトランジス 20 夕において、アルカリ金属、重金属などの混入によるデ バイス駆動安定性の低下を抑制することができる。

[0019]


【図面の簡単な説明】

- 【図1】本発明の実施例を示す模式的断面図である。
- 【図2】本発明の一実施例を示す模式的断面図である。
- 【図3】従来技術による、ゲッタリング層を有する薄膜 トランジスタの構造断面図である。
- 【図4】従来技術による、エキシマレーザアニール多結 晶シリコン薄膜トランジスタの構造断面図である。

【符号の説明】

- 1, 21 ガラス基板
- 金属シリサイド膜

[図3]




- 3, 63, 64 ソース、ドレイン用多結晶シリコン
- イオン注入カバー用酸化シリコン膜
- 5, 23 Pイオン
- 6, 26 Bイオン
- 7, 25 レジスト
- 8, 29 非晶質シリコン膜
- 9, 30 XeClエキシマレーザ光
- 10, 31, 65 活性層多結晶シリコン膜
- ゲート絶縁膜用酸化シリコン膜
- Pドープ多結晶シリコン膜 12, 33, 67
- 13, 34, 68 アルミニウム膜
- 14, 35 ゲート電極
- 15, 36 ソース電極
- 16, 37 ドレイン電極
- 17, 38, 61 nチャネル部
- 18, 39, 62 pチャネル部
- 19,40 コンタクトホール
- 2 2 Pドープ n-多結晶シリコン膜
- 2 4 n+領域
 - 2 7 p+領域
 - 28 n-領域
 - 5 1 p型シリコン基板
 - 5 2 酸化膜
 - 5.3 高濃度Pドープ多結晶シリコン膜(ゲッタリン

グ層)

- 5 4 薄酸化膜 (ゲッタリング層)
- 5 5 シリコン層
- 56 n+拡散層
- 30 5 7 ゲート電極
 - 58, 59 ゲート酸化膜
 - 60 p+シリコン層

【図4】





フロントページの続き

9056-4M H 0 1 L 29/78 3 1 1 Y